00001
00002
00003
00004
00005
00006
00007
00008
00009 #ifndef SDIOEMB_SDIO_CSR_H
00010 #define SDIOEMB_SDIO_CSR_H
00011
00031 #define SDIO_CSR_SLEEP_STATE 0xf0
00032 # define SDIO_CSR_SLEEP_STATE_FUNC(f) ((f) << 4)
00033 # define SDIO_CSR_SLEEP_STATE_RDY_INT_EN 0x02
00034 # define SDIO_CSR_SLEEP_STATE_WAKE_REQ 0x01
00035
00042 #define SDIO_CSR_HOST_INT 0xf1
00043 # define SDIO_CSR_HOST_INT_CL 0x01
00044
00054 #define SDIO_CSR_FROM_HOST_SCRATCH0 0xf2
00055
00061 #define SDIO_CSR_FROM_HOST_SCRATCH1 0xf3
00062
00072 #define SDIO_CSR_TO_HOST_SCRATCH0 0xf4
00073
00079 #define SDIO_CSR_TO_HOST_SCRATCH1 0xf5
00080
00091 #define SDIO_CSR_EXT_IO_EN 0xf6
00092
00115 enum sdio_sleep_state {
00116 SLEEP_STATE_AWAKE = SDIO_CSR_SLEEP_STATE_WAKE_REQ,
00117 SLEEP_STATE_DROWSY = SDIO_CSR_SLEEP_STATE_WAKE_REQ | SDIO_CSR_SLEEP_STATE_RDY_INT_EN,
00118 SLEEP_STATE_TORPID = 0x00,
00119 };
00120
00123
00124
00125
00126
00127
00128
00129
00130
00131 #define SDIO_MODE
00132 # define SDIO_MODE_CSPI_EN 0x40
00133
00134 #endif